Optimization of Multipliers for Reconfigurable Logic

Ziel des Forschungsprojekts ist die Entwicklung von Algorithmen für den Entwurf von ressourcen- und energieeffizienten Multiplikationen für rekonfigurierbare Rechensysteme wie z.B. Field-Programmable Gate Arrays (FPGAs). Multiplikationen gehören zu den elementarsten arithmetischen Operationen, entweder für sich genommen oder als grundlegende Bausteine von arithmetischen Schaltungen höherer Ordnung wie etwa Divisionen oder Funktionsapproximationen. Das Aufkommen von rekonfigurierbaren Rechensystemen als wichtige Implementierungsplattform erfordert neue Konzepte, da für diese eine architekturangepasste Implementierung unerlässlich ist. Die Anwendungsbereiche reichen von Problemstellungen welche kleine Wortbreiten erfordern (wie z.B. in neuronalen Netzen) bis hin zu sehr großen Wortbreiten (z.B. kryptografische Anwendungen). Die hier vorgeschlagene Arbeit wird untersuchen, wie der große Bereich der relevanten Multiplikationen, der von 2 Bit bis zu mehreren hundert Bit Wortlänge reicht, effizient umgesetzt werden kann.

Kooperationspartner

Projektteam

Projektleitung

Prof. Dr.

Martin Kumm

Embedded Systems

Kontakt

Prof. Dr.

Martin Kumm

Embedded Systems

+49 661 9640-319
+49 661 9640-349
Gebäude 46, Raum 124
Sprechzeiten
Mi., 11:00 - 12:00 Uhr oder nach Absprache
Profil

Projektmitarbeiter

Andreas Böttcher

Andreas Böttcher

Projektmitarbeiter

Kontakt

Andreas Böttcher

Projektmitarbeiter

+49 661 9640-3038
+49 661 9640-349
Gebäude 43, Raum 005
Sprechzeiten
Termine nach Vereinbarung

Projektinformation

Schlagworte:
Rekonfigurierbare Logik, FPGA, effizientes Rechnen, Arithmetik

Förderung:
Deutsche Forschungsgemeinschaft (DFG)

Projektlaufzeit: 
01.09.2019  - 31.08.2022

Gefördert durch